在VHDL编程结束后查看时间，可以通过以下方法实现：
使用综合计时系统
设计一个综合计时电路，计数结果经过VHDL内部译码模块后，通过控制信号在8个数码管上分批显示年、月、日、时、分、秒及星期。首先显示秒、分、时。
实现数字时钟功能
编写一个VHDL程序，实现一个数字时钟，该时钟能够显示当前时间（24小时制），并且具有复位开关和启停开关。复位开关可以在任何情况下使用，使用后计时器清零，并做好下一次计时的准备。此外，还可以具有倒计时功能。
设定仿真结束时间
如果是使用waveform文件进行仿真，可以在edit选项里面设定仿真结束时间，从而在仿真结束后查看当前时间。
建议
选择合适的方法：根据具体需求选择合适的方法。如果需要实时显示时间，建议使用综合计时系统或数字时钟功能。如果只是需要在仿真结束后查看时间，设定仿真结束时间可能更为方便。
测试与验证：在实现上述功能后，务必进行充分的测试与验证，确保时间的准确性和稳定性。
希望这些信息对你有所帮助。